

⑨ 日本国特許庁 (JP) ⑩ 特許出願公告

⑫ 特 許 公 報 (B2) 昭58-37988

⑬ Int.Cl.³H 01 L 21/76
21/95

識別記号

庁内整理番号

M-8122-5 F
7739-5 F

⑭ 公告 昭和58年(1983) 8月19日

発明の数 1

(全5頁)

1

2

⑮ 埋設酸化物分離領域の形成方法

⑯ 特 願 昭55-64168

⑰ 出 願 昭55(1980) 5月16日

⑱ 公 開 昭56-4245

⑲ 昭56(1981) 1月17日

優先権主張 ⑳ 1979年6月14日㉑ 米国(US)㉒
48561㉓ 発 明 者 イーゴウ・アンティボフ
アメリカ合衆国ニューヨーク州ブ
レザント・バレー・ルーシー・ブ
レース (番地なし)㉔ 出 願 人 インターナショナル ビジネス
マシーンス コーポレーション
アメリカ合衆国 10504 ニューヨ
ーク州アーモンク (番地なし)

㉕ 代 理 人 弁理士 岡田 次生 外1名

㉖ 特許請求の範囲

1 深い溝を限定するマスク開孔を経て単結晶シリコン基板中に深い溝を食刻し、上記深い溝の表面を熱酸化し、上記深い溝を誘電体材料で部分的に充填し、上記深い溝を多結晶シリコンで完全に充填し、上記の充填された深い溝の上部と接続され得る浅い溝を限定するマスク開孔を経て上記基板中に浅い溝を食刻し、上記深い溝に覆われた多結晶シリコン及び上記浅い溝に於ける単結晶シリコンを熱酸化することを含む、単結晶シリコン基板中の浅い及び深い埋設酸化物分離領域の形成方法。

発明の詳細な説明

本発明は半導体材料の領域を相互に分離するために半導体材料中に埋設酸化物分離領域を形成するための方法に係る。

集積回路の製造に於ては、分離された回路素子が接続されているパターン状の表面導体によつて所望の回路接続が行われる様に個々の能動及び受

動回路素子が共通の半導体チップに於て相互に電気的に分離されることが通常必要とされる。従来、所望の分離を達成するために、接合分離から誘電体分離及びそれらの組合わせに亘る迄、種々の多くの技術が提案されている。本出願人所有の米国特許第4104086号の明細書は、従来の分離技術を広範に引用しており、特に次の文献を挙げている。

(1) 米国特許第3966577号明細書は、食刻された溝を充填するために成長された又は付着された二酸化シリコンを用いて誘電体分離領域を形成するためのスパッタリング食刻方法を開示している。

(2) IBM Technical Disclosure Bulletin、第20巻、第1号、1977年6月、第144頁に於けるS. A. Abbasによる "Recessed Oxide Isolation Process" と題する論文は、溝を蒸着された多結晶シリコン材料で部分的に充填しそして該材料を酸化することにより、埋設された二酸化シリコンで充填された溝を形成するための反応性イオン食刻方法について記載している。

(3) Electrochemical Technology、第5巻、第5-6号、1967年5月-6月、第308乃至310頁に於けるR. E. Jones 及びV. Y. Doo による "A Composite Insulator-Junction Isolation" と題する論文は、メサ型エピタキシャル領域間に酸化物及び多結晶シリコン材料で充填された凹所を設けるための選択的エピタキシャル方法について開示している。

上記米国特許第4104086号明細書それ自体は、化学的気相付着により充填された溝の中心に於ける開孔又は質の悪い誘電体領域によつて示される化学的気相付着 (CVD) 酸化物による分離領域のための溝の不完全な充填を除く問題を取扱っている。その問題は、CVD酸化物で充填さ

(2)

特公 昭58-37988

3

4

れる前に溝内に傾斜した壁を用いることによつて除かれている。しかしながら、溝の壁が傾斜している場合には、それに対応して半導体基板の表面に於けるCVD酸化物で充填された溝の厚さが増加する結果、装置の密度が成る程度低下する。

更に、本出願人所有の米国特許第4139442号明細書は、すべての溝がそれらの垂直な壁を熱酸化することにより同時に充填される、同一の狭い幅を有する浅い及び深い埋設酸化物分離領域の両者を同時に形成するための方法を開示している。

次に本発明による方法について概略的に説明する。本発明による方法に於ては、浅い及び深い埋設酸化物分離領域が、部分的にCVD酸化物付着方法を用いそして部分的に多結晶シリコン付着及び酸化方法を用いることによつて、シリコン半導体基板中に形成され、従つて充填された深い溝の中心に於ける開孔又は質の悪い誘電体領域が除かれ、又溝が熱酸化工程の如き高温処理工程によつて完全に充填される必要が除かれる。浅い溝は幅が狭くても広くてもよいが、深い溝はそれらの垂直な壁の上に蓄積されるCVD酸化物及び多結晶シリコンによつて充填される様に狭い幅を有しているべきである。

本発明による方法は、狭く深い溝を限定しそして広く深い溝の周辺を限定するマスク開孔を経て半導体基板中にそれらの溝を反応性イオン食刻し、それらの食刻された溝を酸化しそしてCVD酸化物で部分的に充填し、それからそれらの溝を多結晶シリコンで完全に充填することを含む。深い溝の領域を除く基板領域上の余分の多結晶シリコンが下のCVD酸化物に連する迄除去される。

次に、浅い溝が食刻され、それらの幾つかの溝は狭く深い溝の上部に接続され、他の溝は広く深い溝の周辺の内側に配置される。各々の浅い溝に於ける単結晶シリコン及び多結晶シリコンが除去され、残されたシリコンが熱酸化される。

次に、図面を参照して、本発明による方法をその好実施例について更に詳細に説明する。第1図の構造体は、説明のためP-導電型として示されている単結晶シリコン基板10、基板10上のN⁺導電型の層12、及び層12上のN⁻導電型の層14を含む。本発明による方法に於ては、それらの層10、12及び14のすべて又は幾つかが上記導電型と反対の導電型を有してもよい。しかし

ながら、層12は、後にバイポーラ・トランジスタのコレクタになる場合には、高導電性を有していることが好ましい。

第1図の構造体は種々の技術によつて製造され得る。しかしながら、好ましい技術に於ては、P-導電型の単結晶シリコン基板10が設けられそして従来の如く約 1×10^{19} 乃至 1×10^{21} 原子/ccの表面濃度を有するN⁺導電型領域を形成するために砒素、アンチモン又は燐の如きN⁺導電型不純物を拡散又はイオン注入することにより上記基板中にN⁺導電型のプラנקット拡散領域を拡散することによつて層12が形成される。次に、層14が層12上にエピタキシャル成長によつて成長される。これは、 SiO_2/H_2 又は SiH_4/H_2 の混合物を約1000乃至1200°Cの成長温度で用いる等の如き従来の技術によつて行われ得る。N⁺導電型の層12は1乃至3ミクロンそしてN⁻導電型のエピタキシャル層14は0.5乃至1.0ミクロンの典型的な厚さを有し得るが、それらの緻密な厚さは形成されるべき素子に依存する。

又は、構造体は、後にバイポーラ素子が形成されることが望ましい場合にはサブコレクタ埋込領域の形成を含む、熱拡散、イオン注入及び/若しくはエピタキシャル成長の種々の組合わせによつて形成され得る。

或る種の素子構造体に於ては、埋込まれている高濃度にドーブされた領域又は層は不要であり、除かれ得る。これは、PBT型の素子の場合である。又は、異なるドパント型を有する高濃度にドーブされた多数の埋込領域が多数のエピタキシャル及び拡散処理によつて形成され得る。これらの構造体は埋込まれたサブコレクタ及び埋込まれた導体路に必要とされ得る。

基板10、N⁺導電型の層12、及びN⁻導電型の層14から成る構造体が酸化されて、二酸化シリコン層15が形成され、層15は付着された窒化シリコン層16によつて被覆される。層15は、従来技術により、湿った又は乾燥した酸素の雰囲気中に於て970°Cの温度で熱成長されるか又は化学的気相付着によつて形成されることが好ましい。比較的狭く深い埋設酸化物分離領域の形成されるべき領域18に於てそして比較的広く深い埋設酸化物分離領域の形成されるべき領域の周

(3)

特公 昭58-37988

5

6

辺を限定する領域19及び20に於て、窒化シリコン層16及び酸化シリコン層15中に各々開孔が形成される。領域18, 19及び20に於ける層14及び12のシリコンが反応性イオン食刻されて、第1図の構造体が形成される。

領域18内に形成されるべき比較的狭く深い埋設酸化物分離領域は、当分野に於て理解される如く、能動及び受動半導体素子が形成され得るN-導電型の層14及びN+導電型の層12のポケット領域を包囲し従つて電気的に分離するために設けられる。従つて、領域18に於ける溝は、基板表面の単位面積当りの分離された半導体構成素子の密度が最大になる様に、狭い幅を有していることが望ましい。領域18に於ける溝は又、N-導電型の層14の隣接部分が相互に電気的に分離されそしてN+導電型の層12の隣接部分が相互に電気的に分離されて所望のポケット分離が達成される様に、P-導電型の基板10に達する迄充分に深くなければならぬ。

当分野に於て理解される如く、基板がP-導電型である場合には、領域18の下方にP+導電型の領域を形成することが有利であり得る。その様な場合には、P-導電型領域は、熱酸化されたとき、N導電型材料に反転されてしまう迄その抵抗率が変化する傾向がある。領域18の下で基板10中に設けられたP+導電型イオン注入領域(図示せず)はその様な反転の可能性を防ぐ。これは、領域18に於ける溝が後述する如く酸化された直後に酸素の如きドパントのP+導電型イオン注入を用いることによつて形成され得る。

領域19と領域20との間に形成されるべき比較的幅の広い埋設酸化物分離領域は、パターン状の導体(図示せず)の如き電気的表面導体を、それらの表面導体により下のシリコン基板に運ばれる信号の容量結合が最小になる様に、それらの分離領域上に配置するために設けられる。従つて、領域19と領域20との間に形成されるべき幅の広い溝は、上記の如き望ましくない容量結合が最小にされる様に、領域18に形成されるべき幅の狭い溝と同様に深いことが望ましい。

本発明による方法に於ては、理想的に望まれる幅の広い溝の深さと実際の製造技術との間でバランスがとられる。具体的に云えば、所望の幅の広い溝は領域18に於ける幅の狭い溝と同じ寸法の

幅を有する複数の幅の狭い深い溝(領域19及び20に示されている如き)に分けられる。領域19及び20に於ける2つの溝しか図示されていないが、より広い幅の寸法を有する幅の広い溝にはそれらの2つの溝と同様な溝が更に設けられ得る。後に詳述される様に、各々の深い溝は、各々の幅の狭い溝の垂直な壁及び水平な底面の上に付着されるCVD酸化物及び多結晶シリコンによつて充填される。従つて、各々の幅の狭い溝は、二酸化シリコン層15及び窒化シリコン層16の各々に隣接するその上部に於ては、幅の狭い溝の垂直な壁の上に蓄積された付着物によつて充填される。このため、CVD酸化物と多結晶シリコンとの合計の厚さが幅の狭い溝の幅の略半分だけに等しくなる様にそれらを付着することが必要である。各々の溝は典型的には略2.5ミクロン又はそれ以下の幅を有する。これは単一の広く深い溝を充填する場合とは異なり、その様な側壁から内側に充填されるというよりも底部から上方に充填されるので、それらの充填には相当により厚い付着物が必要とされる。

第1図の中間構造体は更に次の様にして処理される。該構造体が熱酸化されて略1000Åの厚さを有する二酸化シリコン層(図示せず)が成長される。所望ならば、領域18に於ける溝の下で領域がN導電型材料に反転する傾向を除くため、前述のP+導電型イオン注入がこの時点に於て行われ得る。

酸化の後、幅の狭い溝を部分的に充填するためCVD酸化物層21が付着される。層21は好ましくは略4000乃至10000Åの厚さを有する。狭く深い溝の充填は多結晶シリコン層27の付着によつて完成され、その多結晶シリコン層27はCVD酸化物層21の表面上にも付着されて、第2図の構造体が得られる。或る適当な多結晶シリコン付着方法が、Solid State Technology 1977年4月、第20巻、第63乃至70頁に於けるR. S. Rosler による"Low Pressure CVD Production Processes for Poly, Nitride, and Oxide"と題する論文に記載されている。

多結晶シリコン層27が、第3図に示されている如く、CVD酸化物層21の表面に達する迄反応性イオン食刻される。CVD酸化物層21は、

(4)

特公 昭58-37988

7

8

上記反応性イオン食刻中に多結晶シリコン層27が過度に食刻された場合に溝の境界が曝されることを防ぐ。所望ならば、窒化シリコン層16上のCVD酸化物層21も反応性イオン食刻又は湿式食刻によつて除去され得る。

次に、すべての浅い溝の領域が、始めに適当なマスクを用いて所望の領域のCVD酸化物層21、窒化シリコン層16、及び二酸化シリコン層15を選択的に除去しそして従来の如く反応性イオン食刻することによつて形成される。典型的には、浅い溝は、例えばN⁺導電型の層12が後に分離ポケット内に形成されたトランジスタ(図示せず)のサブコレクタになりそして浅い酸化物分離領域が上記トランジスタのベース及びエミッタ領域からコレクタ導通領域を分離する様な場合の如く、埋設酸化物分離領域がN⁺導電型の層12を目通することが望ましくない場合に、分離ポケット内に形成される。しかしながら、本発明による方法に於ては、浅い埋設酸化物分離領域は又、領域19及び20に於ける溝の如き深い溝の間に於ける幅の広い溝の領域内にも形成される。

一般的に、幅の広い溝の領域はマスク及び食刻技術により可能な数の深い溝によつて形成され、それらの深い溝は後に浅い溝により橋渡しされることによりその上部(窒化シリコン層16及び二酸化シリコン層15の各々に隣接する)に於て相互に接続される。従つて、浅い溝は、第4図に示されている如く、領域22及び23に於て層21、16、及び15を経てN⁻導電型の層14中に食刻される。

更に、浅い溝は、次に続く酸化工程に於てより望ましい同一平面が達成される様に、領域18、19、及び20に於ける深い溝を充填している多結晶シリコンの上部中にも食刻される。

浅い溝が食刻された後、領域18、19、及び20の深い溝に於て露出されている多結晶シリコンと、領域22及び23の浅い溝に於て露出されている単結晶シリコン(N⁻導電型の層)を二酸化シリコンに変換するために、構造体が熱酸化される。この熱酸化は、領域18、19及び20の深い溝に於ける多結晶シリコンの少なくとも上部を、領域22及び23の浅い溝に形成される熱酸化物の厚さと略同一の厚さの熱酸化物に変換し、それによつて多結晶シリコン付着工程の終りに多結晶シリコンで充填された領域18、19及び20の深い溝の中心近傍に形成されたであろう“弱い部分”をすべて除去する。上記熱酸化は領域18、19及び20の深い溝に於ける多結晶シリコンのすべてを完全に二酸化シリコンに変換する迄続けられる必要はない。領域24、25及び26に於ける如き、酸化様に残され得る残留多結晶シリコンはCVD酸化物層21と熱成長された二酸化シリコンとから成る保護層によつて完全に包囲されている。

図面の簡単な説明

第1図乃至第4図は、本発明による方法に従つてシリコン半導体基板中に浅い及び深い埋設酸化物分離領域が形成されている構造体を示している概略的断面図である。

10……単結晶シリコン基板、12……N⁺導電型の層、14……N⁻導電型の層、15……二酸化シリコン層、16……窒化シリコン層、18……幅が狭く深い溝の領域、19、20……幅が広く深い溝の周辺の領域、21……化学的気相付着(CVD)酸化物層、22、23……浅い溝の領域、24、25、26……残留多結晶シリコンの領域、27……多結晶シリコン層。




FIG. 1

(5)

特公 昭58-37988




FIG. 2




FIG. 3




FIG. 4

THIS PAGE BLANK (USPTO)